韜（τ）定律是華為在2026年5月正式提出的半導體產業全新發展指導原則，核心是以「時間縮微」替代摩爾定律長期主導的「幾何縮微」路徑。希臘字母τ在電路基論中代表時間常數，即信號完成一次0和1狀態切換所需的時長。τ值越小，電路切換速度越快，芯片整體性能越強。韜定律落地的核心支撐是邏輯摺疊技術。把傳統平面鋪開的芯片電路，通過3D立體堆棧的方式「摺疊」起來，就像把平房改造成帶大量直達電梯的高層建築，大幅縮短信號傳輸的物理距離，在不追求極端先進製程的前提下，實現晶體管密度和運行速度的大幅提升。\大公報記者毛麗娟